Teaching GuideTerm Polytechnic University Collage |
Grao en Enxeñaría Electrónica Industrial e Automática |
Asignaturas |
Electrónica Dixital |
Contidos |
|
|
Datos Identificativos | 2014/15 | |||||||||||||
Asignatura | Electrónica Dixital | Código | 770G01023 | |||||||||||
Titulación |
|
|||||||||||||
Descriptores | Ciclo | Período | Curso | Tipo | Créditos | |||||||||
Grao | 1º cuadrimestre |
Terceiro | Obrigatoria | 6 | ||||||||||
|
Temas | Subtemas |
Tema 1. Introducción a la Electrónica Digital | Analógico vs Digital. Valores lógicos y márgenes de ruido. Dispositivos digitales. Circuitos integrados. Dispositivos de lógica programable. Niveles de diseño digital. Sistemas de numeración y códigos. Conversión. Gray. ASCII. Paridad. Algebra de Boole. Análisis y síntesis de un circuito combinacional. Minimización. Métodos tradicionales. |
Tema 2. Introducción a VHDL | Ejecución concurrente y secuencial. Sintaxis. Bibliotecas. Entity. Architecture. Tipos de datos. Operadores. Tipos de objetos. Atributos. Instanciación de componentes. Uso de Generic. Sentencias concurrentes: When..else, With..select. Process. Sentencias secuenciales: Wait, If..then..else, Case...when, For...loop. Simulación de VHDL. |
Tema 3. Sistemas combinacionales | Tecnologías de circuitos digitales Circuitos Codificadores. Multiplexores. Decodificadores. Funcionamiento. Aplicaciones. Descripción en VHDL. PAL y PLA. |
Tema 4. Sistemas combinacionales aritméticos. | Comparadores. Circuitos de paridad. Funcionamiento. Descripción en VHDL. Circuitos aritméticos: Suma, resta. Representación de números negativos. Desbordamiento. Sumadores y restadores en VHDL. Unidades aritmético-lógicas. Multiplicación binaria. Multiplicación en VHDL. Codificación de números reales: coma fija y coma flotante. |
Tema 5. Sistemas secuenciales. | Latches y flip-flops asíncronos y síncronos. Contadores y registros de desplazamiento. Descripción VHDL. PLD´s secuenciales. |
Tema 6. Diseño de sistemas secuenciales síncronos. | Máquinas de estados finitos. Análisis y síntesis. Descripción en VHDL. |
|