Datos Identificativos | 2020/21 | |||||||||||||
Asignatura | Sistemas Dixitais I | Código | 770G01026 | |||||||||||
Titulación |
|
|||||||||||||
Descriptores | Ciclo | Período | Curso | Tipo | Créditos | |||||||||
Grao | 2º cuadrimestre |
Terceiro | Obrigatoria | 6 | ||||||||||
|
Temas | Subtemas |
Contidos da memoria de verificación relacionados cos temas da asignatura | · Programación básica en VHDL: Temas 1 e 2. · Deseño con dispositivos electrónicos configurables CPLD e FPGA: Temas 3, 4 e 6. · Circuitos de memoria. Temas 5, 6 y 7. · Conversión A/D y D/A. Tema 6 e 9. · Ferramentas de deseño e desenvolvemento de sistemas lóxicos programables: Temas 4, 6, 8, 9 e 10. · Transmisión de datos. Temas 8 y 10. |
Tema 1. Deseño de sistemas secuenciais síncronos | Máquinas de estados finitos. Análise e síntese. Descrición en VHDL. |
Tema 2. Introdución á lóxica programable. | Características dos circuítos programables. Fases do deseño. Vantaxes. Aplicacións. |
Tema 3. Arquitectura do CPLD CoolRunner II | Bloques Función. Macroceldas. Bloques de Entrada/Salida. Modelo de tempos. |
Tema 4. Deseño de sistemas dixitais con CPLDs | Fases da implementación: Síntesis Exemplos de codificación de macros. Informe de síntesis. Opcións. Translate. Fit. Informe de tempos. Deseño de sistemas secuencias: Sinais de reloxo. Deseño de circuitos secuenciais síncronos: contadores, circuitos de control, tratamento de entradas asíncronas, metaestabilidade. Acoplamiento entre sistemas secuenciais e outros circuitos. Deseño de sistemas dixitais complexos: Método sistemático de deseño. Aplicación práctica do método. |
Tema 5. Arquitectura das FPGAs da familia Spartan 3E de Xilinx | Introducción.CLBs.Slices. LUTs.Multiplexores. Memorias. Multiplicadores "hardware". Circuitos de reloxo. Bloques de E/S. Tecnoloxías de E/S. Utilización de recursos específicos. |
Tema 6. Deseño síncrono con FPGAs | Normas de deseño de sistemas secuenciais síncronos. Transitorios en saídas. |
Tema 7:Tratamento de ficheiros en VHDL | Declarar ficheiro. Ler e escribir ficheiro. Abrir explícitamente un ficheiro. Cerrar Ficheiro. Paquete std_logic_textio.Exemplos |
Tema 8. Deseño de un controlador VGA | Conversor DA para VGA na Nexys 2. Estándard VGA. Deseño do controlador. |
Tema 9. Deseño de sistemas aritméticos con lóxica programable | Introducción. Paquetes matemáticos. Sumadores. Multiplicadores. Divisores |
Tema 10. Técnicas de mellora de prestacións en sistemas síncronos. | Técnica de segmentación. Técnica de duplicación de estados |