Guia docenteCurso Escuela Universitaria Politécnica |
Grao en Enxeñaría Electrónica Industrial e Automática |
Asignaturas |
Electrónica Digital |
Contenidos |
|
|
|
Datos Identificativos | 2015/16 | |||||||||||||
Asignatura | Electrónica Digital | Código | 770G01023 | |||||||||||
Titulación |
|
|||||||||||||
Descriptores | Ciclo | Periodo | Curso | Tipo | Créditos | |||||||||
Grado | 1º cuatrimestre |
Tercero | Obligatoria | 6 | ||||||||||
|
Tema | Subtema |
Tema 1. Introducción a la Electrónica Digital. | Analógico vs Digital. Valores lógicos y márxes de ruido. Dispositivos digitales. Circuitos integrados. Dispositivos de lógica programable. Niveles de diseño digital. Sistemas de numeración y códigos. Conversión. Gray. ASCII. Paridad. Alxebra de Boole. Análisis y síntesis de un circuito combinacional. Minimización. Métodos tradicionales. |
Tema 2. Introducción a VHDL. | Ejecución concurrente y secuencial. Sintaxis. Bibliotecas. Entity. Architecture. Tipos de datos. Operadores. Tipos de obxetos. Atributos. Instanciación de componentes. Uso de Generic. Sentencias concurrentes: When..else, With..select. Process. Sentencias secuenciales: Wait, If..then..else, Case...when, Fuere...loop. Simulación de VHDL. |
Tema 3: Sistemas combinacionales | Tecnologías de circuitos digitales Circuitos Codificadores. Multiplexores. Decodificadores. Funcionamiento. Aplicacions. Descripción en VHDL. PAL y PLA. |
Tema 4: Sistemas combinacionales aritméticos. | Comparadores. Circuitos de paridad. Funcionamiento. Descripción en VHDL. Circuitos aritméticos: Suma, resta. Representación de números negativos. Desbordamiento. Sumadores y restadores en VHDL. Unidades aritmético-lógicas. Multiplicación binaria. Multiplicación en VHDL. Codificación de números reales: como fija y como flotante. |
Tema 5. Sistemas secuenciales. | Latches y flip-flops asíncronos y síncronos. Contadores y registros de desplazamiento. Descripción VHDL. PLD´s secuenciales. |
Tema 6. Diseño de sistemas secuenciales síncronos | Máquinas de estados finitos. Análisis y síntesis. Descripción en VHDL. |
|